This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-057935

(43) Date of publication of application: 03.03.1995

(51)Int.CI.

H01F 17/00 H01F 27/29

(21)Application number: 05-200541

(22)Date of filing:

12.08.1993


(71)Applicant: HITACHI METALS LTD (72)Inventor: KURIHARA KOICHIRO

NUMATA TOSHIO

(54) MULTILAYER CHIP INDUCTOR

(57)Abstract:

PURPOSE: To provide a multilayer chip inductor in which a composite chip inductance comprising series connected elements can be evaluated and controlled while reducing the cost significantly. CONSTITUTION: The multilayer chip inductor comprises an inner conductor buried in a chip body 1 while exposing from the opposite ends thereof, and a pair of outer electrodes 2 applied to the chip body 1 at the opposite ends thereof and connected electrically with the exposed parts of the inner conductor, wherein at least one outer electrode 2 is formed below four sides of the chip body 1.



LEGAL STATUS

[Date of request for examination]

17.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration?

[Date of final disposal for application]

[Patent number]

3301564

[Date of registration]

26.04.2002

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-57935

(43)公開日 平成7年(1995)3月3日

(51) Int.Cl.⁶

觀別配号 庁内整理番号

FΙ

技術表示箇所

H01F 17/00 27/29

A 8123-5E

8123-5E

H01F 15/10

С

審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号

(22)出願日

特願平5-200541

平成5年(1993)8月12日

(71)出願人 000005083

日立金属株式会社

口工业网体风云红

東京都千代田区丸の内2丁目1番2号

(72)発明者 栗原 光一郎

埼玉県熊谷市三ケ尻5200番地日立金属株式

会社磁性材料研究所内

(72)発明者 沼田 敏男

東京都千代田区丸の内二丁目1番2号日立

。金属株式会社内

(74)代理人 弁理士 大場 充


(54)【発明の名称】 積層チップインダクタ

(57) 【要約】

(修正有)

【目的】 素子を直列に接続した場合の合成チップイン ダクタンスの評価および制御が可能で、且つ大幅なコス トダウンを図った積層チップインダクタを提供する。

【構成】 チップ本体1の両端から露出するよう前記チップ本体1の内部に埋設された内部導体、および前記チップ本体1の両端部分に被覆されかつ前記内部導体の露出する部分に電気的に接続された一対の外部電極2からなる積層チップインダクタにおいて、前記一対の外部電極2の少なくとも一方の外部電極2が前記チップ本体1の表面の4面以下に形成されることを特徴とする積層チップインダクタである。



1

【特許請求の範囲】

【請求項1】 チップ本体、前記チップ本体の両端から露出するよう前記チップ本体の内部に埋設された内部導体、および前記チップ本体の両端部分に被覆されかつ前記内部導体の露出する部分に電気的に接続された一対の外部電極からなる積層チップインダクタにおいて、前記一対の外部電極の少なくとも一方の外部電極が前記チップ本体の表面の4面以下に形成されることを特徴とする積層チップインダクタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、積層型チップインダクタに関するものであり、特に外部電極の安価な構造に関し、さらには内部のコイルに発生する磁力線の方向の認識手段に関するものである。

[0002]

【従来の技術】従来のチップインダクタは絶縁被覆を有 する導電線を磁芯の回りに巻装してコイルを形成したも のである。(以下、巻線型と記述する。)しかし、この 方法では小型化に限界があり、また、巻線作業により量 20 産性にも問題があった。上記の解決策として、特開昭4 8-81057号公報、米国特許第3765082号に 示されるように、ドクタープレード法によってグリーン シートを形成し、スルーホールを打ち抜き、U字状の導 電パターンを印刷し、スルーホールを介して、隣接する グリーンシートの導電パターンの端部同士が電気的に接 続し、かつ積層方向にコイルが重畳するように積層し、 熱圧着することにより一体化し、焼成することにより製 造するチップインダクタが提案されている。(以下、シ ート法と記述する。) また、特公昭57-39521号 30 公報には、複数個の約半ターン分の印刷導体パターン間 に印刷フェライト磁性体層を介在し、かつ縁端部を介し て接続して導電パターンが積層方向に重畳するコイルを 形成することにより一体化し、焼成するチップインダク 夕が提案されている。(以下、印刷法と記述する。) [0003]

【発明が解決しようとする課題】前記シート法や印刷法による、一体焼成のチップインダクタでは、コイルの周囲が磁性体で被われているため、外部への磁力線の漏れは巻線型に比べて少ない。 しかしながら、いくらかの 40 磁力線は漏れており、大きなチップインダクタを得るため、上記チップインダクタを直列に接続して使用する場合、それぞれのコイルが発生する磁力線の相対方向により、カップリングやデカップリング等の相互作用が発生し、直列による合成チップインダクタンスは単一の素子の単なる和にならない。すなわち、2個のチップインダクタの幾何学的な配置は同一であっても、2つのコイルの発生する磁力線の方向の相対関係は3通りあり、得られる合成チップインダクタンスは3つの異なった値をとる。さらに、多数個を直列に使用する場合は、得られる50

2

合成チップインダクタンスは、より多様な値をとるよう になる。従って、目的とするチップインダクタンスを得 るためには、実装後、実際にチップインダクタンスを測 定して確認し、素子の向きを変更することで可能である が、現実的には表面実装部品として、直列に接続した使 用方法は不可能である。以上のように、チップインダク 夕案子から漏れる磁力線の方向を認識する手段が無いた め、現実的には、直列接続して使用できないという問題 点があった。また、図4に示す従来の積層チップインダ 10 クタにおいては、外部電極2はチップ本体1の5面の全 てにAgのような貴金属を使用して形成され、積層チッ プインダクタのコストアツプを招くという問題点もあっ た。さらに、外部電極は本来、チップ本体の内部電極 と、実装、半田付け後の基板配線とを電気的に接続する ために設けられているものであるが、従来のチップイン ダクタの外部電極の表面積は必要以上に大きい。従っ て、半田付け時に必要以上の半田が接続部および外部電 極表面に付着し、半田付け後に基板にたわみ、曲げ等の 応力が加わった場合、接続部で破断しやすい等、半田付 け後の接続信頼性が低いという問題点もあった。本発明 は、上記問題点を解決し、チップインダクタを直列接続 で使用する場合、一定の合成チップインダクタンスが得 られるように、コイルに直流電流を流した際、発生する 磁力線の方向を認識できる手段を安価に有し、かつ、半 田付け後の接続信頼性が高い積層チップインダクタを提 供するものである。

[0004]

【課題を解決するための手段】上記問題点を解決する方法として、図1に一例を示すように、チップ本体

(1)、前記チップ本体(1)の両端から露出するよう 前記チップ本体(1)の内部に埋設された内部導体(図 示せず)、および前記チップ本体(1)の両端部分に被 覆されかつ前記内部導体の露出する部分に電気的に接続 された一対の外部電極(2,2)からなる積層チップイ ンダクタにおいて、前記一対の外部電極 (2, 2) の少 なくとも一方の外部電極が前記チップ本体の表面の4面 (図4の2b~2e) 以下に形成されることを特徴とす る積層チップインダクタである。本発明では磁性体印刷 層または磁性体グリーンシートと印刷導体パターンを積 **層し、一体焼成した積層チップインダクタであって、積** 層方向に重畳するコイル状の導体パターンを有し、前記 コイル状の導電パターンに直流電流を流した際、発生す る磁力線の方向を認識できる手段を有し、前記導体パタ ーンの両端部が、積層方向にほぼ垂直な2側面に延長 し、前記2側面に、外部電極端子が形成されているもの である。本発明において前記発生する磁力線の方向を認 識できる手段として、外部電極の形成に方向性を設ける こととした。すなわち、図1において、外部電極2を従 来のように5面(図4の2a~2e)全面に形成するの ではなく4面(図4の2b~2e)以下に形成すること

により外部電極の無い面1a, 1bの有無で前記磁力線 の方向を表示できる。そして、表面実装時に積層チップ インダクタをパーツフィーダ等に供給する際、パーツフ ィーダ等に前記外部電極の有無を検出するセンサを設け ておけば、高速で前配磁力線の方向を認識しつつ表面実 装することが可能である。 なお、 図2 に示すように積層 チップインダクタを基板4に表面実装する際、半田3に 接する面にだけ外部電極2を設けたので、髙価なAg等 の貴金属の使用量を低減することができ、かつ半田付け 時に必要以上の半田が接続部および外部電極表面に付着 10 することがないため、半田付け後の接続信頼性を向上さ せることができる。ここで、図1においては外部電極2 が各々積層チップインダクタの4面に形成した例を示し たが、図3に示すように両端面2dの全面に亘って設け なくても良く、更に2b, 2c面を省略することもで き、機能的には両端面2d一面のみに形成してもよい。 [0005]

【作用】本発明にかかる積層チップインダクタの最上層 のグリーンシートに形成されたスルーホールは、スルー ホールに近い外部電極(導電パターンが形成されたグリ ーンシートの内、最下層の導電パターンに接続される) を陽極として、直流電流を流したとき、スルーホールが 形成された側面(上面)に磁力線が素子の内部から表面 の方向に発生する。本発明によれば、素子の内部のコイ ルに直流電流を流した際、発生する磁力線の方向を認識 できる手段を有するため、素子を直列に接続した場合の 合成チップインダクタンスの評価および制御が可能とな る。また、機能上、必要十分な部分のみに外部電極を形 成するのでAgの様な高価な貴金属の使用量を低減する ことができ、また、半田付け後の接続信頼性を向上させ ることができる。なお、製造方法は特に限定するもので はないが、図1に示すチップ本体1を溶けたAgにディ ッピング(dipping)する際に、多数のチップ本 体を保持する空洞を有する保持治具によって傾けた状態 に保持しておけば容易に図1に示すチップ本体1aにA gなどを付着させない外部電極構造が得られる。

[0006]

【実施例】以下、実施例に従い本発明を詳細に説明す

(実施例1) Fe₂O₃、NiO、ZnO、CuOを主成 分とするNi-Zn-Cuフェライト粉末に、有機バイ ンダーとしてPVB(ポリビニルブチラール)、可塑剤 としてBPBG(ブチルフタリルプチルグリコレー ト)、有機溶剤としてエタノールおよびプタノールを各 々添加して混合し、スラリーを作成した。このスラリー をドクターブレード法によりシリコン処理を行ったポリ エステル製のキャリアフィルム上に厚さ100μmのシ ート状に形成した。これをフィルムから剥離し、約50 mm角のシートに切断し、位置合わせ用のガイド穴が設 けられているステンレス製の枠にグリーンシートを貼り 50 付けた。上記グリーンシートが貼り付けられた枠を、位

置合わせ用のガイドピンが設けられている穴明け金型 に、前記枠のガイド穴を合わせてセットし、所定の位置 にスルーホールを多数形成した。

【0007】次に、スルーホールが形成されたグリーン シートに、前配と同様にガイドピンとガイド穴による位。 **置合わせ方法により、スルーホールの位置に対して所定** の導体パターンの位置が合うように、銀ペーストにより 導電パターンを印刷した。次に、前記印刷されたグリー ンシートを、前記と同様にガイドピン、ガイド穴を用い た位置合わせ方法により、所定の大きさに切断し、積層 金型内に、一つのコイルが形成されるように積み重ね た。この時、導電パターンおよびスルーホールが形成さ れていないグリーンシートを上に2枚、下に3枚、さら に、最上層には直流電流を流したときに内部のコイルが 発生する磁力線の方向が分かるように、スルーホールを 形成したグリーンシート1枚を同時に積層した。次に、 これら積み重ねたグリーンシートを、温度120℃、圧 カ200kg/cm2の条件で熱圧着し、積層体を作製 した。積層体を切断機でチップ形状に切り離した。これ を、大気中、500℃で脱パインダーを行い、続いて、 900℃で1時間焼成した。さらに、銀を主成分とする 一対の外部電極を図1に示すように4面に塗布し、60 0℃で焼き付けた。最後に、この外部電極上に電解パレ ルめっきにより、Niめっきおよび半田めっきを施し、 図1に示すような積層チップインダクタを得た。

[0008]

【発明の効果】以上、説明したように、本発明によれ ば、素子の内部のコイルに直流電流を流した際、発生す る磁力線の方向を認識できる手段を有するため、素子を 直列に接続した場合の合成チップインダクタンスの評価 および制御が可能となる。従って、直列接続の実装使用 が可能となる。また、外部電極を必要十分な表面にだけ 塗布したので、Agのような高価な貴金属の使用量を低 滅でき、大幅なコストダウンを図ることが可能となる。 さらに、半田付け時に必要以上の半田が接続部および外 部電極表面に付着することがないため、半田付け後の接 続信頼性を向上させることができる。

【図面の簡単な説明】

【図1】本発明における作製した積層チップインダクタ の斜視図である。

【図2】積層チップインダクタの基板への表面実装を示 す図である。

【図3】本発明における作製した別の積層チップインダ クタの斜視図である。

【図4】従来の積層チップインダクタの斜視図である。 【符号の説明】

- チップ本体
- 2 外部電極
- 3 半田

4 基板

